### (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

## (II)特許出願公開番号 特開2001 — 22554

(P2001-22554A) (43)公開日 平成13年1月26日(2001.1.26)

(51) Int. Cl	. 7	識別記号	FI				テーマコート・	(参考)
G06F	3/153	336	G06F	3/153	336	В	5B027	
	11/14	310		11/14	310	F	5B069	
G09G	5/00		G09G	5/38		Z	5C082	
	5/38			5/00	555	D		

審査請求 未請求 請求項の数14 OL (全8頁)

(21)出願番号 特願平11-196495

(22)出願日 平成11年7月9日(1999.7.9)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 中野 真樹

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(74)代理人 100076428

弁理士 大塚 康徳 (外2名)

Fターム(参考) 5B027 AA03 BB06 CC04

5B069 AA01 NA03 NA05 NA08

5C082 AA01 BB01 BD02 CA85 CB01


DA87 MM10

#### (54) 【発明の名称】表示制御方法及び装置

#### (57)【要約】

【課題】 データの誤りによる影響が大きいアドレスデータにおける誤りを検知して、誤った描画処理を防止する。

【解決手段】 複数回連続して送られてくる画像データの表示部における表示位置に係るアドレスデータを入力するとフリップフロップ31にラッチし、そのフリップフロップ31の出力と、次に入力されるアドレスデータとをEXORゲート41により比較する。これらが完全に一致していないときは、ANDゲート42を介してハイレベルの信号が出力され、これによりエラー信号44が1カイレベルになる。このエラー信号44が制御部に返送されると、制御部はそのアドレスデータを再送する。これによりアドレスデータのエラーによる画像の乱れを防止できる。



1

#### 【特許請求の範囲】

【請求項1】 画像データに係る画像を表示部に表示す るように制御する表示制御装置であって、

前記画像データと、複数回連続して送られてくる前記画 像データの前記表示部における表示位置に係るアドレス データとを入力する入力手段と、

前記入力手段より入力された複数のアドレスデータ同士 を比較する比較手段と、

前記比較手段による比較結果に基づいて、前記アドレス データの再送を要求する制御信号を出力する出力手段

前記入力手段により入力された画像データを前記アドレ スデータで指示されるアドレスに書込んで前記表示部に 表示するように制御する制御手段と、を有することを特 徴とする表示制御装置。

前記画像データと前記アドレスデータは 【請求項2】 同じデータ信号線を介して入力され、前記アドレスデー 夕であることを示す制御信号が伝送される制御信号線を 更に有することを特徴とする請求項1に記載の表示制御 装置。

【請求項3】 前記画像データと前記アドレスデータに 同期するクロック信号を更に有し、

前記比較手段は、

前記クロック信号に同期して前記入力手段により入力さ れるアドレスデータをラッチするラッチ手段と、

前記ラッチ手段の出力と、次に入力されるアドレスデー タとの排他的論理を取るゲート手段とを有することを特 徴とする請求項1又は2に記載の表示制御装置。

【請求項4】 画像データに係る画像を表示部に表示す るように制御する表示制御装置であって、

前記画像データと、複数回連続して送られてくる前記画 像データの前記表示部における表示位置に係るアドレス データとを入力する入力手段と、

前記入力手段より入力された複数のアドレスデータから 多数決をとったアドレスデータを出力するデータ補正手 段と、

前記入力手段により入力された画像データを前記データ 補正手段から出力されるアドレスデータで指示されるア ドレスに書込んで前記表示部に表示するように制御する 制御手段と、を有することを特徴とする表示制御装置。

【請求項5】 前記画像データと前記アドレスデータは 同じデータ信号線を介して入力され、前記アドレスデー 夕であることを示す制御信号が伝送される制御信号線を 更に有することを特徴とする請求項4に記載の表示制御 装置。

前記複数回は奇数回であることを特徴と 【請求項6】 する請求項4又は5に記載の表示制御装置。

【請求項7】 前記アドレスデータは複数ビットを含

出力することを特徴とする請求項4乃至6のいずれか1 項に記載の表示制御装置。

【請求項8】 画像データに係る画像を表示部に表示す るように制御する表示制御方法であって、

前記画像データと、複数回連続して送られてくる前記画 像データの前記表示部における表示位置に係るアドレス データとを入力する入力工程と、

前記入力工程で入力された複数のアドレスデータ同士を 比較する比較工程と、

前記比較工程による比較結果に基づいて前記アドレスデ 10 ータの再送を要求する制御信号を出力する出力工程と、 前記入力工程で入力された画像データを前記アドレスデ ータで指示されるアドレスに書込んで前記表示部に表示 するように制御する制御工程と、を有することを特徴と する表示制御方法。

前記画像データと前記アドレスデータは 【請求項9】 同じデータ信号線を介して入力され、前記アドレスデー 夕であることを示す制御信号が別の制御信号線を介して 入力されることを特徴とする請求項8に記載の表示制御 20 方法。

【請求項10】 前記画像データと前記アドレスデータ に同期するクロック信号を更に有し、

前記比較工程では、

前記クロック信号に同期して前記入力手段により入力さ れるアドレスデータをラッチし、そのラッチ出力と、次 に入力されるアドレスデータとの排他的論理を取ること を特徴とする請求項8又は9に記載の表示制御方法。

【請求項11】 画像データに係る画像を表示部に表示 するように制御する表示制御方法であって、

前記画像データと、複数回連続して送られてくる前記画 30 像データの前記表示部における表示位置に係るアドレス データとを入力する入力工程と、

前記入力工程で入力された複数のアドレスデータから多 数決をとったアドレスデータを出力するデータ補正工程

前記入力工程で入力された画像データを前記データ補正 工程で出力されるアドレスデータで指示されるアドレス に書込んで前記表示部に表示するように制御する制御工 程と、を有することを特徴とする表示制御方法。

前記画像データと前記アドレスデータ 【請求項12】 40 は同じデータ信号線を介して入力され、前記アドレスデ ータであることを示す制御信号が別の制御信号線を介し て伝送されることを特徴とする請求項11に記載の表示 制御方法。

前記複数回は奇数回であることを特徴 【請求項13】 とする請求項11又は12に記載の表示制御方法。

前記アドレスデータは複数ビットを含 【請求項14】 み、

前記データ補正工程では1ピットずつの多数決を取って 前記データ補正手段は、1ピットずつの多数決を取って 50 出力することを特徴とする請求項11乃至13のいずれ 3

か1項に記載の表示制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、画像信号を表示装置に出力して画像を表示する表示制御方法及び装置に関するものである。

[0002]

【従来の技術】強誘電性液晶を用いた液晶表示器(以降 FLCD)が実用化されている。このFLCDは、一旦 描画された画像の内容を保持し続けるというメモリ効果 10 を有しているため、通常のCRTディスプレイやTFT ディスプレイのように、絶えず描画動作を繰り返すリフレッシュが不要になっている。従って、表示画像を更新する際には、前画面(前フレーム)の内の画像が変化した部分の画像データのみをFLCDに伝送し、その部分の画像データだけを更新して描画し直し、前画面から変化していない画像データ部分は更新することなくそのまま同じ画像を表示し続ける、所謂「部分書き換え」動作を行っている。

【0003】このため、通常のCRTやTFTディスプレイ等に描画する際には、水平、垂直同期信号と、それに続けて各画素に対応した画素データをホストコンピュータからディスプレイに繰り返し送信するのに対し、FLCDに描画する際には、何番目の水平走査線であるかを示すラインアドレスデータと、このアドレスデータに続けて、その1水平走査線分の画像データを、画面が更新された場合にのみ送信している。

[0004]

【発明が解決しようとする課題】このような従来のFL CDにおける画像データの送信方法では、FLCDが受 30 信したデータに誤りがあったとしても、これを検知したり訂正する機能は無い。そして画像データに誤りがあったとしても、その誤りによる画像の乱れなどはあまり目立たないため許容出来る。しかしながら、表示画像の更新位置を示すラインアドレスに誤りが発生した場合には、新たに伝送された画像データが全く無関係の部分に描画されてしまう。更には、その誤って画像データが書込まれたラインには、そのラインに対して新たな書き換え動作が生じない限り、誤って書込まれた無関係な画像が表示し続けられることになり、このようなエラーによ 40 る表示の乱れはかなり目立つこととなる。

【0005】本発明は上記従来例に鑑みてなされたもので、データの誤りによる影響が大きいアドレスデータにおける誤りを検知して、誤った描画処理を防止する表示制御方法及び装置を提供することを目的とする。

【0006】また本発明の目的は、複数回連続して送信されるアドレスデータを受信し、それら複数回のアドレスデータの多数決を基に画像データを書込むためのアドレスを決定することにより、アドレスデータにおける伝送エラーの影響を抑えて表示画像の乱れを防止する表示 50

制御方法及び装置を提供することにある。

[0007]

【課題を解決するための手段】上記目的を達成するために本発明の表示制御装置は以下のような構成を備える。即ち、画像データに係る画像を表示部に表示するように制御する表示制御装置であって、前記画像データと、複数回連続して送られてくる前記画像データの前記表示部における表示位置に係るアドレスデータとを入力する入力手段と、前記入力手段より入力された複数のアドレスデータ同士を比較する比較手段と、前記比較手段による比較結果に基づいて、前記アドレスデータの再送を要求する制御信号を出力する出力手段と、前記入力手段により入力された画像データを前記アドレスデータで指示されるアドレスに書込んで前記表示部に表示するように制御する制御手段とを有することを特徴とする。

【0008】また上記目的を達成するために本発明の表示制御装置は以下のような構成を備える。即ち、画像データに係る画像を表示部に表示するように制御する表示制御装置であって、前記画像データと、複数回連続して送られてくる前記画像データの前記表示部における表示位置に係るアドレスデータとを入力する入力手段と、前記入力手段より入力された複数のアドレスデータから多数決をとったアドレスデータを出力するデータ補正手段から出力された画像データを前記データ補正手段から出力されるアドレスデータで指示されるアドレスに書込んで前記表示部に表示するように制御する制御手段とを有することを特徴とする。

【0009】上記目的を達成するために本発明の表示制御方法は以下のような工程を備える。即ち、画像データに係る画像を表示部に表示するように制御する表示制御方法であって、前記画像データと、複数回連続して送られてくる前記画像データの前記表示部における表示位置に係るアドレスデータとを入力する入力工程と、前記入力工程で入力された複数のアドレスデータ同士を比較する比較工程と、前記比較工程による比較結果に基づいて前記アドレスデータの再送を要求する制御信号を出力する出力工程と、前記入力工程で入力された画像データを前記アドレスデータで指示されるアドレスに書込んで前記表示部に表示するように制御する制御工程とを有することを特徴とする。

【0010】また上記目的を達成するために本発明の表示制御方法は以下のような工程を備える。即ち、画像データに係る画像を表示部に表示するように制御する表示制御方法であって、前記画像データと、複数回連続して送られてくる前記画像データの前記表示部における表示位置に係るアドレスデータとを入力する入力工程と、前記入力工程で入力された複数のアドレスデータから多数決をとったアドレスデータを出力するデータ補正工程と、前記入力工程で入力された画像データを前記データ補正工程で出力されるアドレスデータで指示されるアド

レスに 書込んで前記表示部に表示するように制御する制御工程とを有することを特徴とする。

[0011]

【発明の実施の形態】以下、添付図面を参照して本発明 の好適な実施の形態を詳細に説明する。

【0012】図1は本発明の実施の形態に係る表示装置 の構成を示すプロック図である。

【0013】図1において、101は制御部で、例えば CPU、CPUにより実行されるプログラムや各種データを記憶するメモリ等を備え、強誘電性液晶表示器(F 10 LCD)102に画像を表示するように制御している。この制御部101とFLCD102に送られる信号を含む信号線11と、FLCD102に送られる信号を含む信号線11と、FLCD102から制御部101に送られる信号を含む信号線12が含まれている。このうち信号線11には、データに同期したクロック信号(FCLK)、アドレスデータを示すAHDL信号、及び16ピットデータ(DATA0~DATA15)等が含まれている。

【0014】以上の構成に基づく本発明の実施の形態1 について以下に説明する。

【0015】 [実施の形態1] 図2は、本発明の実施の 形態1に係るFLCD102のデータ受信部の機能構成 を示すプロック図、図3は本実施の形態1においてFL CD102が受信する16ビットデータとクロック(F CLK)及びADHL信号のタイミングを説明する図で ある。

【0016】図2において、11、12は前述したFLCD用の画像データ通信用I/Fケーブルである。21 は差動信号レシーバ、22は差動信号トランスミッタ、31及び33はDタイプのフリップフロップ(以降D-F/F)である。41は排他論理和ゲート(EXOR)、42はANDゲート、43はORゲート、60は描画データ処理ブロックである。

【0017】いま、制御部101が、FLCD102に表示される画像データのある部分を変更する場合を考える。この場合、図3に示すように、最初に、(DATA0~DATA15)に16ビットのラインアドレスデータが送られてきて、それ以降に16ビットの画像データがパラレルで出力される。

【0018】ここで、制御部101から出力される画像 データとラインアドレスデータについて説明する。

【0019】図3において、DATA0~DATA15 制御部101は、Iが16ピットのデータ線であり、これとクロックFLC くる、このエラー信 K、及び判別信号AHDLの合計18本の信号線がケー ブル11に含まれている。ここで信号AHDLは、アド レスデータの先頭を示す信号であり、通常はロウレベル で、16ピットのアドレスデータの先頭でのみハイレベ における制御処理を ルとなる。そして、この判別信号ADHLがハイレベル 実行するプログラムとなった後、その直後にDATA0~DATA15を介 50 に格納されている。

して同じアドレスデータが連続して2回出力される。図3でハッチがかかった部分300がこれに相当している。

6

【0020】このアドレスデータに続いて複数の画像データ301が送られ、これら複数の画像データが1水平 走査分の画像データに相当している。

【0021】尚、図2において、D-F/F31、EX-ORゲート41、ANDゲート42はそれぞれ1個ずつで記されているが、DATA $0\sim$ DATA15016本の信号線に対応して、それぞれ16個ずつ設けられており、ORゲート43は、これら16個のANDゲート42の全ての出力の論理和をとっている。

【0022】レシーバ21で受信されたDATA $0\sim$ DATA15は、直接EXOR41に入力されるとともに、D-F/F31で、クロックFCLKの1クロック分遅延された後、EXOR41のもう一方の入力端子に入力されている。これにより、EXOR41は、FLCKに同期して時系列的に連続した2つのアドレスデータ(DATA $0\sim$ DATA15)同士の排他論理和をとることになる。このEXOR41の出力は、ANDゲート42により、D-F/F32で1クロック分遅延させられた信号AHDLでゲートされる。即ち、信号AHDLがハイレベルで受信されると、FCLKの次のクロックのタイミングでANDゲート42を開くように、ハイレベルの信号をANDゲート42の一方の入力端子に出力する。

【0023】 このようにしてEXOR41には、1回目 のラインアドレスデータと2回目のラインアドレスデー タとが入力され、両者が完全に一致しなければハイレベ 30 ルの信号をANDゲート42の他方の入力端子に出力す る。上述のように、この時、ANDゲート42の一方の 端子には、信号AHLDが遅延されたハイレベルの信号 が入力されているため、このタイミングでEXOR41 の出力が次のORゲート43に出力される。ここでOR ゲート43は、16本の入力端子の内、いずれか1つで もハイレベルになっていれば、言い換えれば、DATA  $0 \sim DATA15$ のいずれか一つにおいても、1回目と 2回目のラインアドレスが異なれば、ラインアドレスデ ータエラーを検知したことになり、エラー信号44をハ イレベルにして出力する。このエラー信号44は描画デ ータ処理プロック60に伝えられると共に、トランスミ ッタ22を介して制御部101にも送られる。こうして 制御部101は、I/Fケーブル12を介して送られて くる、このエラー信号44を受取ると、再度、ラインア ドレスデータ (DATA0~DATA15) と信号AH DLの送信をやり直す。

【0024】図4は、本実施の形態に係る制御部101 における制御処理を示すフローチャートで、この処理を 実行するプログラムは、制御部101の不図示のメモリ に終納されている

【0025】この処理は例えば、FLCD102に表示 されている画像の一部分だけを書き換える「部分書き換 え」要求が発生することにより開始され、まずステップ S1で、判別信号ADHLをハイレベルにする。次にス テップS2に進み、その部分書き換えを行うアドレス (16ビット)を出力する。次にステップS3で、クロ ックFLCKの次のクロックタイミングになったかどう かを調べ、次のクロックのタイミングになるとステップ S4に進み、ステップS2で出力したのと同じアドレス を再度出力する。そしてステップS5に進み、エラー信 10 号44がハイレベルで入力されるかどうかを調べ、エラ ー信号44がハイレベルでなければ、即ち、2回連続し て出力した同じアドレスが、FLCD102で2回とも 同じであると確認されていれば、その出力したアドレス はFLCD102で正常に受信されていると判断してス テップS6に進み、クロックFLCKに同期して、その アドレスに表示する画像データを出力する。

【0026】一方、ステップS5でエラー信号44がハイレベルであればステップS7に進み、そのエラー信号が44がN回連続して発生したかを調べる。N回連続して発生していなければステップS1に戻り、前述の処理を繰り返し実行する。ここでもし、N回連続して発生した場合には、例えばハードウェアによる欠陥等が考えられるため、ステップS8に進み、エラーの発生を表示部等を使用してユーザに報知するなどのエラー処理を行う。

【0027】 [実施の形態2] 図5及び図6は、本発明の実施の形態2に係るFLCD102のデータ受信部の機能構成を示すプロック図で、前述の図2と共通する部分は同じ番号で示し、それらの説明を省略する。

【0028】なお、ここではD-F/F32は16ビットの信号をラッチするフリップフロップで、D-F/F31とシリアルに接続されており、データ信号( $DATA0\sim15$ )をクロックFCLKの2クロック分遅延させている。5はアドレスデータ補正プロックで、 $DATA0\sim0$ ATA15の16ビット分の回路を有している。このアドレスデータ補正プロック5は、2つのANDゲート51、53と、2つのEXORゲート52、54を有しており、3つの入力端子a、b、cから入力される信号に対応して信号45を生成して出力している。【0029】尚、これら入力端子a、b、cの信号の論理値と、各ゲートから出力される論理値との関係を図7に示す。

【0030】図7において、a, b, cの3入力のうち2つ以上"0"があればEXORゲート54の出力が"0"となり、a, b, cの3入力のうち2つ以上"1"があればEXORゲート54の出力が"1"となって信号45として出力されている。即ち、信号45は、3入力の多数決を取った16ビットのデータ信号となっている。

【0031】図6は、この実施の形態2に係る信号のタイミングを説明するタイミング図である。

【0032】図6に示すように、信号AHDLがハイレベルになった時点から、3クロック分続けてラインアドレスデータが送信される。この3回連続したラインアドレスデータは、D-F/F31,32により、それぞれFCLKの1クロック分、2クロック分遅延され、これら遅延された信号のそれぞれは入力端子b,cに入力され、入力端子aから入力される遅延されていないデータとともに、アドレスデータ補正プロック5に入力される。

【0033】ここで、図7に示すように、時系列に3回連続したラインアドレスデータのうち、いずれか1回分のアドレスデータにエラーが発生したとしても、残りの2回分のアドレスデータが正常に受信されていれば、その正常に受信されたラインアドレスデータがアドレスデータ補正ブロック5から出力される。

[0034] こうして描画データ処理プロック60は、信号AHDLを受け取ってから、FCLKの2クロック後に、アドレスデータ補正プロック5からラインアドレスデータを受け取ることになる。

【0035】このように本実施の形態2によれば、制御部から同じアドレスデータを3回連続して出力し、そのアドレスデータを受信して、その受信した回数の多い方のデータを正常なデータと判断することにより、より正確なアドレスデータを受信できる確率を高めることができる。

【0036】 [その他の実施の形態] 尚、前述の実施の 形態1及び2において、ラインアドレスのエラー検知又 30 はエラー補正をロジック回路を用いたハードウェアにて 処理しているが、これをCPU等に取込んでソフトウェ アにより処理しても同等の効果が得られることは言うま でもない。

【0037】また、前述の実施の形態1では、2回のラインアドレスデータを比較してエラーを検知していたが、更に回数を増やして、2回以上のデータを比較することも可能である。

【0038】同様に、前述の実施の形態2では、3回の ラインアドレスデータから多数決をとることによりエラ 40 一補正を行っていたが、これもこの回数に限定されるも のでなく、3回以上の奇数回に対して多数決を取っても 良い。

【0039】また前述の実施の形態2では、各ビット毎に多数決をとっているが、全ビット一括して、或はバイト単位で処理しても良い。また、その時、いずれもラインアドレスデータが異なり、多数決の結果が得られない場合には、前述の実施の形態1の様に、制御部(或はホストコンピュータ)側に再送信を要求する方法も考えられる

50 【0040】なお、本発明は、複数の機器(例えばホス


トコンピュータ、インタフェイス機器、リーダ、プリン タなど) から構成されるシステムに適用しても、一つの 機器からなる装置(例えば、複写機、ファクシミリ装置 など)に適用してもよい。

【0041】また、本発明の目的は、前述した実施形態 の機能を実現するソフトウェアのプログラムコードを記 録した記憶媒体(または記録媒体)を、システムあるい は装置に供給し、そのシステムあるいは装置のコンピュ ータ (またはCPUやMPU) が記憶媒体に格納されたプログ る。この場合、記憶媒体から読み出されたプログラムコ ード自体が前述した実施形態の機能を実現することにな り、そのプログラムコードを記憶した記憶媒体は本発明 を構成することになる。また、コンピュータが読み出し たプログラムコードを実行することにより、前述した実 施形態の機能が実現されるだけでなく、そのプログラム コードの指示に基づき、コンピュータ上で稼働している オペレーティングシステム(OS)などが実際の処理の一部 または全部を行い、その処理によって前述した実施形態 の機能が実現される場合も含まれる。

【0042】更に、記憶媒体から読み出されたプログラ ムコードが、コンピュータに挿入された機能拡張カード やコンピュータに接続された機能拡張ユニットに備わる メモリに書込まれた後、そのプログラムコードの指示に 基づき、その機能拡張カードや機能拡張ユニットに備わ るCPUなどが実際の処理の一部または全部を行い、その 処理によって前述した実施形態の機能が実現される場合 も含まれる。

【0043】以上説明したように本実施の形態によれ ば、ラインアドレスデータを2回以上送信し、これを受 30 出カタイミングを説明する図である。 信したFLCD側はラインアドレスデータを比較し、も しいずれか一つでも一致しない場合には、送信側に再送 信を要求することにより、表示画面上での目立ち易い、

【図1】



誤った描画の発生を大幅に軽減できる。

【0044】また、ラインアドレスデータのみを奇数 (2n+1)回以上送信し、これを受信したFLCD側 では、ラインアドレスデータの多数決処理によりアドァ スデータを決定することにより、表示画面上での目立ち 易い誤った描画の発生を大幅に軽減できる。

[0045]

【発明の効果】以上説明したように本発明によれば、デ ータの誤りによる影響が大きいアドレスデータにおける ラムコードを読み出し実行することによっても達成され 10 誤りを検知して、誤った描画処理を防止することができ る。

> 【0046】また本発明によれば、複数回連続して送信 されるアドレスデータを受信し、それら複数回のアドレ スデータの多数決を基に画像データを書込むためのアド レスを決定することにより、アドレスデータにおける伝 送エラーの影響を抑えて表示画像の乱れを防止すること ができるという効果がある。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る表示装置の構成を示 すブロック図である。

【図2】本発明の実施の形態1に係るFLCDのデータ 受信部の機能ブロック図である。

【図3】本発明の実施の形態1に係るアドレスデータの 出力タイミングを説明する図である。


【図4】本発明の実施の形態1に係る制御部の動作を示 すフローチャートである。

【図5】本発明の実施の形態2に係るFLCDのデータ 受信部の機能ブロック図である。


【図6】本発明の実施の形態2に係るアドレスデータの

【図7】本発明の実施の形態2に係るアドレスデータ補 正プロックにおける入力データと出力データとの関係を 説明する図である。


【図3】




【図2】



【図6】



【図5】



[図7]

a	ь	С	51 AND	52 Ex-OR	59 AND	54 Ex-OR	
0	٠,0	0	0	0	0	0	
0	0	1	0	0	0	0	
0	1	0	0	1	0	0	
0	1	1	0	1	1	1	
1	0	0	0	1	0	0	
1	0	1	0	1	1	1	
1	1	0	1	0	0	1	
1	1	1	1	0	0	1	

【図4】

